Справочное пособие по цифровой электронике

Рис. 3.2. Диаграмма сигналов схемы, показанной на рис. 3.1

Поскольку до запуска уровень напряжения на входе равен нулю, конденсатор С первоначально разряжен. На входе инвертора действует логический 0, а на его выходе имеется высокий уровень (логическая 1). При запуске входное напряжение быстро изменяется от нуля до +5 В. Этот перепад напряжения передается через конденсатор на вход инвертора. Инвертор воспринимает вход логической 1, когда входной сигнал переходит порог логической 1 (примерно 1,5 В), и его выход быстро изменяет состояние с логической 1 на логический 0.

Затем конденсатор заряжается через резистор R, и напряжение на входе инвертора экспоненциально спадает до нуля. Когда входное напряжение инвертора уменьшается ниже порога логического 0 (также около 1,5 В), он воспринимает вход как логический 0, и на его выходе устанавливается состояние логической 1.

Временной интервал заряда конденсатора зависит от постоянной времени RC. Следовательно, при выборе соответствующих значений резистора и конденсатора можно получить нужную длительность выходного им пульса. Отметим, однако, что для обычных ТТЛ-элементов оптимальное значение R составляет около 470 Ом и его нельзя ни сильно увеличивать, ни уменьшать. Поэтому для получения выходных импульсов различной длительности приходится варьировать емкость конденсатора С.

Очевидно, для импульсов большой длительности требуется конденсатор большой емкости, обычно электролитический. В схеме желательно применять конденсаторы с малым током утечки, а если необходимо получить импульс с точной длительностью — еще и с малым разбросом. Когда нужен положительный импульс (0–1—0), к выходу подключается второй инвертор (рис. 3.3).

Рис. 3.3. Простой моностабильный генератор положительного импульса.

На рис. 3.4 и 3.5 показано, как получить положительный и отрицательный выходные импульсы при запуске отрицательным фронтом. Эти схемы похожи на предыдущие, но в них вход инвертора переводится в состояние логической 1 при помощи резисторного делителя. Благодаря делителю на входе инвертора действует постоянное напряжение примерно 2,5 В.

Рассмотрев простейшие моностабильные схемы, познакомимся с популярной микросхемой 74121 ждущего мультивибратора или одновибратора. В зависимости от конфигурации схемы запуск осуществляется фронтом любой полярности. Микросхема имеет два дополняющих выхода Q и Q¯, а длительность импульса определяется внешними резистором и конденсатором.

Рис. 3.4. Генератор положительного импульса, запускаемый спадающим фронтом.

Рис. 3.5. Генератор отрицательного импульса, запускаемый спадающим фронтом.

Внутреннее устройство микросхемы представлено на рис. 3.6.

Рис. 3.6. Внутреннее устройство микросхемы 74121.

Управляющие входы А1, А2 и В определяют три режима запуска:

1) при подключении А1 или А2 к логическому 0 одновибратор запускается положительным фронтом сигнала на входе В;

2) если А1 и В подключены к логической 1, одновибратор запускается отрицательным фронтом сигнала на входе А2;

3) когда А2 и В подключены к логической 1, запуск осуществляется отрицательным фронтом сигнала на входе A1.

В отличие от других микросхем одновибратор 74121 не допускает повторного запуска (перезапуска) при формировании им выходного импульса. Иными словами, после начала формирования выходного импульса последующие сигналы запуска не распознаются. Более того, в обычных условиях одновибратор до следующего запуска требует интервала восстановления, равного длительности выходного импульса.

3.2. Расширители импульсов

Типичное применение одновибратора связано с расширением очень короткого импульса. Микросхема 74121 идеально подходит для реализации этой функции; ее можно запустить очень коротким импульсом, на который она реагирует формированием выходного импульса фиксированной длительности. Единственное условие надежного запуска состоит в том, чтобы длительность входного импульса превышала 50 нс. Номинал времязадающего резистора должен находиться в диапазоне от 1,5 до 47 кОм. Минимальная емкость внешнего конденсатора составляет 10 пкФ, а максимальная ограничивается только его током утечки. При необходимости можно использовать конденсатор емкостью в сотни микрофарад. Следовательно, одновибратор обеспечивает значительно больший диапазон длительностей выходных импульсов, чем рассмотренные выше простые схемы с инверторами. Длительность выходного импульса микросхемы 74121 в зависимости от R и С можно определить по номограмме (рис. 3.7.)

Рис. 3.7. Номограмма для расчета длительности импульса в микросхеме 74121. При С = 0,01 мкФ и R = 15 кОм длительность импульса составляет 100 мкс.

3.3. RS-триггеры

Рано или поздно у вас возникает потребность в устройстве, которое может хранить логическое состояние (0 или 1) неопределенно долго, но, разумеется, пока есть питание. Такие устройства образуют элементарную разновидность памяти, а поскольку их выход может находиться в одном из двух устойчивых состояний, их называют бистабильными схемами или триггерами.

Простейший триггер реализуется на двух элементах НЕ-И или НЕ-ИЛИ (рис. 3.8).

Рис. 3.8. Типы RS-триггеров:

а — на элементах НЕ-И; б — на элементах НЕ-ИЛИ

Он имеет два входа установки и сброса и два дополняющих выхода Q и Q¯. Сигнал логической 1 на входе установки заставляет выход Q перейти (или остаться) в состоянии логической 1, а сигнал логической 1 на входе сброса заставляет выход Q перейти (или остаться) в состояние логического 0. В любом случае триггер останется в установленном или сброшенном состоянии до тех пор, пока входной сигнал не изменит это его состояние.

У простейших триггеров, выполненных на элементах НЕ-И или НЕ-ИЛИ, имеется существенный недостаток, который виден из таблицы истинности (табл. 3.1).

Невозможно предсказать выходное состояние, которое останется после подачи логической 1 на оба входа одновременно. Следовательно, необходимы специальные меры, чтобы предотвратить такую запрещенную входную комбинацию.

На практике триггеры на элементах НЕ-И и НЕ-ИЛИ встречаются редко, так как существует множество более универсальных микросхем триггеров, поведение которых полностью предсказуемо. Обозначения трех наиболее распространенных триггеров RS-, D- и JK-типов показаны на рис. 3.9.

Рис. 3.9. Условные обозначения RS-, D- и JK-триггеров.

D-триггер имеет два основных входа: D (от Delay — задержка или Data — данные) и CLOCK (синхронизация). Входные данные (логический 0 или логическая 1) подаются в триггер так, что его выходное состояние изменяется только в те моменты, когда меняется состояние сигнала синхронизации. Такая работа называется синхронизируемой. Предусматриваются также вспомогательные входы (обычно с активным низким уровнем), предназначенные для прямой установки или сброса триггера. Эти входы называются (пред) установкой PR и очисткой (сбросом) CLR.

Типичное использование D-триггера как однобитной защелки данных показано на рис. 3.10. Работа схемы наглядно поясняется временной диаграммой на рис. 3.11.

Рис. 3.10. D-триггер как защелка данных.

Рис. 3.11. Временная диаграмма работы D-триггера.

Как видно из диаграммы, состояние входа D передается на выход Q по нарастающему фронту сигнала синхронизации. Спадающий фронт сигнала синхронизации не оказывает воздействия на выход Q. Отметим, что обычные D-триггеры, например 7474, 74174 и 74175, синхронизируются нарастающим фронтом CLOCK, а JK-триггеры — спадающим фронтом.

3.4. JK-триггеры

JK-триггер имеет два синхронизируемых входа J и K, два прямых входа PR и CLR, вход синхронизации, а два выхода являются дополняющими, т. е. когда один из них представляет 1, другой представляет 0, и наоборот. Входы PR и CLR активны при низком уровне, т. е. сигнал логического 0 на входе PR переводит выход Q в состояние логической 1, а сигнал логического 0 на входе CLR — в состояние логического 0. Таблица истинности JK-триггера приведена в табл. 3.2.

Действия сигналов (пред) установки PR и очистки (сброса) CLR приведены в табл. 3.3

3.5. Двоичные счетчики/делители

На рис. 3.12 представлен типичный четырехразрядный двоичный счетчик-делитель на JK-триггерах. Каждый из триггеров делит частоту пополам, поэтому, как видно из временной диаграммы на рис. 3.13, частота выходного сигнала равна 1/16 частоты входного сигнала.

Рис. 3.12. Четырехразрядный счетчик на JK-триггерах.

Рис. 3.13. Временная диаграмма работы счетчика, показанного на рис. 3.12.