Помоги проекту - поделись книгой:
В следующем году в Пекине появится особый вид транспорта — двухэтажный автобус, пропускающий под собой автомобили. Если проект получится удачным, его распространят на весь Китай. Строительство опытного участка уже началось.
А что понравилось или запомнилось вам?
Single Wire Interface: и один в поле воин
Решение напрашивалось давно: одно из самых слабых мест мобильных телефонов, выполненных в корпусах типа «раскладушка» или «слайдер», — это шлейф, соединяющий половинки в единое электронное устройство. Со временем плоский многожильный кабель изнашивается: перетирается изоляция, ломаются тонкие проводники. В результате трубка, в лучшем случае, начинает сбоить и теряет функциональность, а в худшем — полностью выходит из строя.
Новая разработка получила название Single Wire Interface (SWI), то есть «однопроводной интерфейс». Как утверждают в Sony, замена шлейфа одним-единственным гибким медным кабелем даст не только повышение надёжности конструкции, но и экономию места внутри корпуса. Не последнюю роль играет и снижение себестоимости конечного изделия, весьма заметное при серийном производстве.
Спецификацией SWI предусмотрена передача по однопроводной шине (точнее, по однокабельной — физических проводников в ней всё-таки два) в обе стороны данных, в том числе звука и видео, управляющих сигналов, а также электропитания. Методика разделения всех этих составляющих представляет собой один из вариантов давно применяемых в телекоммуникационной отрасли способов временного разделения каналов и временного мультиплексирования. В системе используется фирменная схема многоуровневого кодирования сигналов, обеспечивающая, как уверяют разработчики, надёжную связь.
Система SWI состоит из пары цифровых модулей, разделяющих и объединяющих сигналы, и пары аналоговых, отвечающих за приём и передачу. Ещё одна часть системы занимается объединением сигнала с электропитанием (постоянным током) и их разделением.
По данным Sony, демонстрационный образец, представляющий собой модель мобильного телефона, состоящего из экрана с разрешением WVGA и VGA-камеры на «половинке» с экраном, способен обмениваться данными с другой «половинкой» на скорости 940 Мбит/с на расстоянии до 60 см (при использовании двухжильного экранированного коаксиального кабеля #36). Поддерживаются два напряжения питания — 1,5 и 3 В, сила тока — 600 мА. Энергопотребление системы в целом, исключая цифровые блоки, составляет от 10 до 80 мВт в режиме передачи (от 0 до 940 Мбит/с) и 0,3 мВт в режиме ожидания. Образец полностью работоспособен и отвечает заявленным параметрам при температуре окружающей среды от -20°C до +85°C.
Аналоговые модули системы спроектированы совместно специалистами Sony и фирмы ROHM, а цифровые — собственная разработка японской корпорации. В ближайших планах партнёров создание микросхемы, объединяющей аналоговый и цифровой блоки в едином чипе — этим займутся инженеры компании ROHM, которой будет предоставлена лицензия на цифровую часть.
О сроках коммерческой реализации SWI пока ничего не сообщается, но можно предположить, что это произойдёт в ближайшие пару лет, поскольку никаких технических препятствий для внедрения однопроводной схемы в серийную продукцию не существует уже сегодня.
Промзона: Кемпер и скутер в одном флаконе
Отправляясь в путешествие, человек расстаётся с привычным домашним комфортом и терпит некоторые лишения. Мало того, что любимая подушка и тапочки остаются дома, так ещё и всего необходимого с собой не захватишь – чемоданы-то нести на себе. Вечный вопрос всех сборов: кувшинчик или дудочка? Что предпочтительнее взять с собой — ноутбук или фотоаппарат? Или побольше одежды?
Немецкий дизайнер Корнелиус Корманс, в качестве решения, предлагает пускаться в путь в автофургоне Buffalino, построенном на базе трехколесного скутера.
Корманс наверняка был чемпионом по тетрису — в фургоне задействован каждый сантиметр. Полноценная вешалка для одежды, место для хранения вещей, раковина, плита, торшер, рабочий стол, столик под ноутбук, сушилка для одежды, холодильник и спальное место — все это умещается на чуть более чем одном квадратном метре.
Конечно, Buffalino вряд ли заменит гостиницу или тот же полноразмерный кемпер. Однако если вы отправляете на юга дикарем, да ещё и едете в одиночку – прокат подобного трейлера стал бы отличным решением.
Bobcat и Bulldozer: новые микроархитектуры AMD
24 августа 2010 года компания Advanced Micro Deviced (AMD) обнародовала информацию о микроархитектурах нового поколения Bobcat и Bulldozer, которые найдут применение в серийных процессорах уже в будущем году.
Микроархитектура AMD Bobcat разработана специально для энергоэффективных процессоров, рассчитанных на установку в нетбуках и неттопах. Главное достоинство этих микросхем – сверхнизкое энергопотребление, не превышающее одного ватта. При этом, в отличие от Intel Atom, построенных на классическом принципе последовательного исполнения инструкций (подробнее см. здесь), в Bobcat используется механизм внеочередного исполнения команд, типичный для «взрослых» мобильных и десктопных процессоров.
Первые чипы на основе микроархитектуры Bobcat будут выпущены уже в четвёртом квартале 2010 года. Эти двухъядерные процессоры со встроенным контроллером оперативной памяти и графическим ядром с поддержкой программного интерфейса DirectX 11 получат кодовое название Ontario. Микросхемы будут производиться по 32-нанометровой технологии. Крупнейшие производители ноутбуков, среди которых компании Acer, ASUS и Hewlett-Packard, уже объявили о намерении представить первые компьютеры на базе Ontario в первом квартале 2011 года.
Процессорная микроархитектура AMD Bulldozer не имеет практически ничего общего с архитектурой AMD64, лежащей в основе современных чипов этой компании, так что о ней мы поговорим подробнее.
Что представляет собой эта архитектура и в чём её отличия от современной?
Как и следовало ожидать, в AMD Bulldozer используются некоторые решения, апробированные в предыдущих архитектурах. Прежде всего, речь идёт о встроенном в чип контроллере оперативной памяти — решении, фактически ставшем промышленным стандартом, а также скоростной шине HyperTransport для подключения процессора к системной логике.
В отличие от чипов AMD64, «настоящих многоядерных» процессоров, что постоянно подчёркивали в AMD, в основу новой микроархитектуры положен принципиально иной подход. Процессоры следующего поколения будут состоять из одного или нескольких двухъядерных модулей с общим внешним интерфейсом (блоков выборки и декодирования), блока вычислений с плавающей запятой и кэш-памяти второго уровня.
Как утверждают в AMD, это было сделано для оптимизации конструкции и одновременно для снижения себестоимости. Поскольку в работающем многоядерном процессоре некоторые блоки часто остаются незадействованными, их можно сделать общими для нескольких «ядер». В результате процессор будет состоять из меньшего числа блоков и его физические размеры будут меньше. Это сделает его экономичнее, «прохладнее» и, разумеется, дешевле.
Конечно, такой процессор, строго говоря, не будет двухъядерным, ведь некоторые блоки у двух «недоядер» общие, поэтому применительно к ним в этой статье бы будем писать слово «ядра» в кавычках. При этом по производительности в реальных приложениях такой чип не будет уступать «настоящему» двухъядерному. Схему составленного из таких модулей восьмиядерного чипа можно увидеть на иллюстрации.
Блок выборки отвечает за отбор и передачу на декодирование следующей инструкции из кэш-памяти или оперативной памяти. Как упоминалось выше, этот блок является общим для двух «ядер» в каждом модуле. Кэш инструкций первого уровня, как неотъемлемая часть блока выборки, также общий для всего модуля, при этом у каждого «ядра» есть выделенный кэш данных L1.
Блок декодирования заведует преобразованием инструкций x86 в понятные процессору микроинструкции RISC. В каждом двухъядерном модуле четыре таких блока, причём пока в AMD не уточняют назначение каждого. Обычно по меньшей мере один блок работает со сложными инструкциями, дешифровка которых происходит за насколько тактов, в то время как простые инструкции дешифруются за один такт.
Расшифрованные инструкции отправляются на соответствующий планировщик, работающий с инструкциями для целочисленных вычислений или расчётов с плавающей запятой. Как и все прочие современные центральные процессоры, архитектура Bulldozer основана на внеочередном исполнении инструкций: для обеспечения равномерной загрузки исполнительных блоков в ней используются планировщики, сортирующие инструкции в произвольном порядке и отправляющие их на блоки, которые могут их исполнить.
Микроархитектурой Bulldozer предусмотрен лишь один блок вычислений с плавающей запятой на каждый двухъядерный модуль и два независимых «ядра», то есть, собственно, два блока целочисленных расчётов. В каждом «ядре» четыре исполнительных подблока: EX, MUL (выполняет любые целочисленные вычисления, за исключением деления), EX, DIV (выполняет любые целочисленные вычисления, за исключением умножения) и два AGen (блоки генерации адресов данных, используемых загружаемыми инструкциями). В каждом «ядре» также имеется блок загрузки и хранения (Ld/ST), отвечающий за выгрузку или загрузку в память данных, затребованных инструкцией. Выполненные целочисленные инструкции пересылаются на блок вывода, в котором они снова выстраиваются в правильном порядке.
В блоке вычислений с плавающей запятой четыре подблока: два MMX (выполняет все основные вычисления с плавающей запятой x87, включая инструкции MMX/SSE) и два 128-битных блока FMAC (выполняет любые вычисления с плавающей запятой).
Архитектура Bulldozer предусматривает общую кэш-память второго уровня для двух «ядер». Кроме того, в чипах будет использоваться и кэш третьего уровня, общий для всех «ядер» и двухъядерных модулей.
Новая микроархитектура предполагает несколько дополнений в системе управления питанием. В частности, в целях энергосбережения могут автоматически отключаться неиспользуемые блоки или целые «ядра».
В архитектуре Bulldozer будет также реализована технология автоматического разгона, аналогичная Turbo Boost, применяемой в процессорах Intel серий Core i7 и большей части Core i5. Напомним, что эта технология включается через BIOS и автоматически повышает тактовую частоту до заранее установленной величины при работе с ресурсоёмкими приложениями. Главное отличие этой системы от «нештатных» технологий разгона заключается в том, что она работает лишь при оптимальных настройках системы и при достаточно эффективном охлаждении, в противном случае Turbo Boost просто не включится.
Микроархитектура Bulldozer совместима со стандартными инструкциями x86 и поддерживает дополнительные наборы инструкций SSE4.1, SSE4.2, AVX, AES и LWP. В отличие от Intel Core, современные чипы AMD не работают с мультимедийными инструкциями SSE4.1/4.2, так что их поддержка в процессорах следующего поколения позволит существенно повысить их производительность при работе с цифровыми изображениями и видео. Проприетарный набор инструкций SSE4a в чипах AMD текущего поколения – это совершенно другой пакет, несовместимый с SSE4.1/4.2.
Набор векторных инструкций AVX (Advanced Vector Extensions) был разработан в Intel в качестве возможного набора мультимедийных инструкций SSE5 нового поколения, и он также будет использоваться в центральных процессорах этой компании следующего поколения на основе архитектуры Sandy Bridge. При этом в AMD решили дополнить этот набор двумя собственными расширениями XOP и FMA4, которые будут также реализованы в микроархитектуре Bulldozer.
Инструкции AES (Advanced Encryption Standard), уже используемые в современных чипах Intel (кроме младших Core i3), отвечают за поддержку алгоритмов шифрования, а LWP (Light Weight Profiling) позволяют одним программам отслеживать производительность других, что особенно важно при отладке софта.
Переход с заслуженной 64-битной архитектуры, впервые использованной семь лет назад в процессорах Athlon 64, на AMD Bulldozer запланирован на 2011 год. Как обычно, первыми чипами на базе новой микроархитектуры станут серверные процессоры, затем будут выпущены высокопроизводительные, и лишь после этого настанет пора массовых и бюджетных моделей.
Ожидается, что одновременно с выпуском новых «настольных» процессоров появится и новый разъём AM3+, причём системные платы для этих чипов будут совместимы с процессорами для AM3, но процессоры для AM3+ не будут поддерживаться на старых платах для AM3.
Софт: Как настроить резервное копирование под Mac OS X
Как известно, «маковское» приложение Time Machine, предназначенное для резервного копирования всей информации, хранящейся на вашем компьютере, выполняет копирование каждый час. Это очень неудобно, особенно, если копирование происходит на внешний жесткий диск, подключаемый к вашему маку.
Поэтому приходится отменять автоматическое копирование, чтобы оно не мешало работе и не нервировало обладателя компьютера. Но тогда возникает другая проблема: как вовремя вспомнить о необходимости создать резервную копию системы? Как раз с этой задачей поможет справиться бесплатное приложение TimeMachineEditor.
Это приложение позволяет гибко настроить расписание для запуска Time Machine и обладает наипростейшим интерфейсом. Так, например, на рис. 1 созданный календарь будет запускать Time Machine один раз в неделю — каждый вторник в 10:20.
Более того, нет необходимости каждый раз запускать TimeMachineEditor, достаточно один раз создать расписание с помощью данного приложения, и Time Machine будет сама создавать резервную копию в указанное время.
Также нет необходимости держать постоянно подключенным к компьютеру внешний диск, на который происходит копирование. В указанное время на рабочем столе появится сообщение (рис. 2), которое вам напомнит, что диск следует подсоединить и создать резервную копию.
В этом случае требуется в строке меню щёлкнуть по значку и выбрать команду Создать резервную копию сейчас (Back Up Now) (рис. 3). Time Machine запустится и выполнит указанную операцию (рис. 4).
Поделиться книгой: