Помоги проекту - поделись книгой:
Таблица 1.7. Режимы ЕСР-порта
| Код | Режим |
|---|---|
| 000 | |
| 001 | |
| 010 | |
| 011 | |
| 100 | |
| 101 | Зарезервировано |
| 110 | |
| 111 |
¹ Этот режим не входит в спецификацию Microsoft, но трактуется как ЕРР многими адаптерами портов, если в CMOS Setup установлен режим ЕСР+ЕРР.
Регистровая модель адаптера ЕСР (табл. 1.8) использует свойства архитектуры стандартной шины и адаптеров ISA, где для дешифрации адресов портов ввода-вывода задействуются только 10 младших линий шины адреса. Поэтому, например, обращения по адресам Port, Port+400h, Port+800h… будут восприниматься как обращения к адресу Port, лежащему в диапазоне 0-3FFh. Современные PC и адаптеры декодируют большее количество адресных бит, поэтому обращения по адресам 0378h и 0778Н будут адресованы двум различным регистрам. Помещение дополнительных регистров ЕСР «за спину» регистров стандартного порта (смещение 400-402Н) преследует две цели. Во-первых, эти адреса никогда не использовались традиционными адаптерами и их драйверами, и их применение в ЕСР не приведет к сужению доступного адресного пространства ввода-вывода. Во-вторых, этим обеспечивается совместимость со старыми адаптерами на уровне режимов 000–001 и возможность определения факта присутствия ЕСР-адаптера посредством обращения к его расширенным регистрам.
Таблица 1.8. Регистры ЕСР
| Смещение | Имя | R/W | Режимы ECP¹ | Название |
|---|---|---|---|---|
| 000 | DR | R/W | 000-001 | Data Register |
| 000 | ECPAFIFO | R/W | 011 | ЕСР Address FIFO |
| 001 | SR | R/W | Все | Status Register |
| 002 | CR | R/W | Все | Control Register |
| 400 | SDFIFO | R/W | 010 | Parallel Port Data FIFO |
| 400 | ECPDFIFO | R/W | 011 | ECP Data FIFO |
| 400 | TFIFO | R/W | 110 | Test FIFO |
| 400 | ECPCFGA | R | 111 | Configuration Register A |
| 401 | ECPCFGB | R/W | 111 | Configuration Register В |
| 402 | ECR | R/W | Все | Extended Control Register |
¹ Регистры доступны только в данных режимах (указаны значения бит 7–5 регистра ECR)
Каждому режиму ЕСР соответствуют (и доступны) свои функциональные регистры. Переключение режимов осуществляется записью в регистр ECR. «Дежурными» режимами, включаемыми по умолчанию, являются 000 или 001. В любом из них работает полубайтный режим ввода. Из этих режимов всегда можно переключиться в любой другой, но из старших режимов (010–111) переключение возможно только в 000 или 001. Для корректной работы интерфейса перед выходом из старших режимов необходимо дождаться завершения обмена по прямому доступу и очистки FIFO-буфера.
В
В CR.5.
Ack# (запрос одиночного байта «не интересует» драйвер быстрого блочного вывода).
команд, передаваемых в ПУ, помещается в FIFO-буфер через регистры ECPDFIFO и ECPAFIFO соответственно. Из FIFO они выводятся с соответствующим признаком цикла (состояние линии HostAck). Принимаемый поток данных от ПУ извлекается из FIFO-буфера через регистр ECPDFIFO. Получение адреса в командном цикле от ПУ не предусматривается. Обмен с регистром ECPDFIFO может производиться и по каналу DMA.
ЕСPAFIFO записывается байт, у которого младшие 7 бит содержат счетчик ECPDFIFO записывается сам байт. Принимая эту пару байт (командный байт и байт данных), ПУ осуществляет декомпрессию. При приеме потока от ПУ адаптер ЕСР декомпрессию осуществляет аппаратно и в FIFO-буфер помещает уже декомпрессированные данные. Отсюда очевидно, что вывод данных с одновременным использованием компрессии и DMA невозможен.
Как уже упоминалось, каждому режиму ЕСР соответствуют свои функциональные регистры (табл. 1.8).
DR используется для передачи данных только в программно-управляемых режимах (000 и 001).
SR передает значение сигналов на соответствующих линиях (как в SPP).
CR имеет назначение бит, совпадающее с SPP. В режимах 010, 011 запись в биты 0, 1 (сигналы AutoLF# и Strobe#) игнорируется.
ECPAFIFO служит для помещения информации командных циклов (канального адреса или счетчика RLE, в зависимости от бита 7) в FIFO-буфер. Из буфера информация будет выдана в командном цикле вывода.
SDFIFO используется для передачи данных в режиме 010. Данные, записанные в регистр (или посланные по каналу DMA), передаются через буфер FIFO по реализованному аппаратно протоколу Centronics. При этом должно быть задано прямое направление передачи (бит CR.5=0).
DFIFO используется для обмена данными в режиме 011 (ЕСР). Данные, записанные в регистр или считанные из него (или переданные по каналу DMA), передаются через буфер FIFO по протоколу ЕСР.
TFIFO обеспечивает механизм тестирования FIFO-буфера в режиме 110.
ECPCFGA позволяет считывать информацию об адаптере (идентификационный код в битах [7:4]).
ECPCFGB позволят хранить любую информацию, необходимую драйверу. Запись в регистр не влияет на работу порта.
ECR — главный управляющий регистр ЕСР. Его биты имеют следующее назначение:
♦ ECR[7:5] — ЕСР MODE — задают режим ЕСР;
♦ ECR.4 — ERRINTREN# — (Error Interrupt Disable) запрещает прерывания по сигналу Error# (при нулевом значении бита по отрицательному перепаду на этой линии вырабатывается запрос прерывания);
♦ ECR.3 — DMAEN — (DMA Enable) разрешает обмен по каналу DMA;
♦ ECR.2 — SERVICEINTR — (Service Interrupt) запрещает сервисные прерывания, которые вырабатываются по окончании цикла DMA (если он разрешен), по порогу заполнения/опустошения FIFO-буфера (если не используется DMA) и по ошибке переполнения буфера сверху или снизу;
♦ ECR.1 — FIFOFS — (FIFO Full Status) сигнализирует о заполнении буфера; при FIFOFS=1 в буфере нет ни одного свободного байта;
♦ ECR.0 — FIFOES — (FIFO Empty Status) указывает на полное опустошение буфера; комбинация FIFOFS=FIFOES=1 означает ошибку работы с FIFO (переполнение сверху или снизу).
Когда порт находится в стандартном или двунаправленном режимах (000 или 001), первые три регистра полностью совпадают с регистрами стандартного порта. Так обеспечивается совместимость драйвера со старыми адаптерами и старых драйверов с новыми адаптерами.
По интерфейсу с программой ECP-порт напоминает EPP: после установки режима (записи кода в регистр ECR) обмен данными с устройством сводится к чтению или записи в соответствующие регистры. За состоянием FIFO-буфера наблюдают либо по регистру ECR, либо по обслуживанию сервисных прерываний от порта. Весь протокол квитирования генерируется адаптером аппаратно. Обмен данными с ЕСР-портом (кроме явного программного) возможен и по прямому доступу к памяти (каналу DMA), что эффективно при передаче больших блоков данных.
1.3.6. Согласование режимов IEEE 1284
ПУ в стандарте IEEE 1284 обычно не требуют от контроллера реализации всех предусмотренных этим стандартом режимов. Для определения режимов и методов управления конкретным устройством стандарт предусматривает
Во время фазы согласования контроллер выставляет на линии данных Xflag (Select в терминах SPP) для подтверждения запрошенного режима обратного канала, кроме полубайтного, который поддерживается всеми устройствами IEEE 1284. Бит Extensibility Link request послужит для определения дополнительных режимов в будущих расширениях стандарта.
Таблица 1.9. Биты в байте расширяемости
| Бит | Описание | Допустимые комбинации бит [7:0] |
|---|---|---|
| 7 | Request Extensibility Link — зарезервирован | 1000 0000 |
| 6 | Запрос режима ЕРР | 0100 0000 |
| 5 | Запрос режима ЕСР с RLE | 0011 0000 |
| 4 | Запрос режима ЕСР без RLE | 0001 0000 |
| 3 | Зарезервировано | 0000 1000 |
| 2 | Запрос идентификатора устройства с ответом в режиме: | |
| полубайтный | 0000 0100 | |
| байтный | 0000 0101 | |
| ЕСР без RLE | 0001 0100 | |
| ЕСР с RLE | 0011 0100 | |
| 1 | Зарезервировано | 0000 0010 |
| 0 | Запрос полубайтного режима | 0000 0001 |
| none | Запрос байтного режима | 0000 0000 |
1. Хост выводит байт расширяемости на линии данных.
2. Хост устанавливает высокий уровень сигнала SelectIn# и низкий — AutoFeed#, что означает начало последовательности согласования.
3. ПУ отвечает установкой низкого уровня сигнала Ack# и высокого — Error#, PaperEnd и Select. Устройство, «не понимающее» стандарта 1284, ответа не даст, и дальнейшие шаги не выполнятся.
4. Хост устанавливает низкий уровень сигнала Strobe# для записи байта расширяемости в ПУ.
5. Хост устанавливает высокий уровень сигналов Strobe# и AutoLF#.
6. ПУ отвечает установкой в низкий уровень сигналов PaperEnd и Error#, если ПУ имеет обратный канал передачи данных. Если запрошенный режим поддерживается устройством, на линии Select устанавливается высокий уровень, если не поддерживается — низкий.
7. ПУ устанавливает высокий уровень на линии Ack# для указания на завершение последовательности согласования, после чего контроллер задает требуемый режим работы.
Рис. 1.6. Последовательность согласования режимов IEEE 1284
1.3.7. Физический и электрический интерфейсы
Стандарт IEEE 1284 определяет физические характеристики приемников и передатчиков сигналов, которые по уровням совместимы с ТТЛ. Спецификации стандартного порта не задавали типов выходных схем, предельных значений величин нагрузочных резисторов и емкости, вносимой цепями и проводниками. На относительно невысоких скоростях обмена разброс этих параметров не вызывал проблем совместимости. Однако расширенные (функционально и по скорости передачи) режимы требуют четких спецификаций. IEEE 1284 определяет два уровня интерфейсной совместимости.
♦ Уровни сигналов без нагрузки не должны выходить за пределы -0,5…+5,5 В.
♦ Уровни сигналов при токе нагрузки 14 мА должны быть не ниже +2,4 В для высокого уровня (VOH) и не выше +0,4 В для низкого уровня (VOL) на постоянном токе.
♦ Выходной импеданс RO, измеренный на разъеме, должен составлять 50±5 Ом на уровне VOH-VOL. Для обеспечения заданного импеданса используют последовательные резисторы в выходных цепях передатчика. Согласование импеданса передатчика и кабеля снижает уровень импульсных помех.
♦ Скорость нарастания (спада) импульса должна находиться в пределах 0,05-0,4 В/нс.
Ниже перечислены требования к
♦ Допустимые пиковые значения сигналов -2,0…+7,0 В.
♦ Пороги срабатывания должны быть не выше 2,0 В (VIH) для высокого уровня и не ниже 0,8 В (VIL) для низкого.
♦ Приемник должен иметь гистерезис в пределах 0,2–1,2 В (гистерезисом обладают специальные микросхемы — триггеры Шмитта).
♦ Входной ток микросхемы (втекающий и вытекающий) не должен превышать 20 мкА, входные линии соединяются с шиной питания +5 В резистором 1,2 кОм.
♦ Входная емкость не должна превышать 50 пФ.
Когда появилась спецификация ЕСР, компания Microsoft рекомендовала применение динамических терминаторов на каждую линию интерфейса. Однако в настоящее время следуют спецификации IEEE 1284, в которой динамические терминаторы не применяются. Рекомендованные схемы входных, выходных и двунаправленных цепей приведены на рис. 1.7.
Рис. 1.7. Оконечные цепи линий интерфейса IEEE 1284:
Стандарт IEEE 1284 определяет три типа используемых
Стандарт IEEE 1284 регламентирует
♦ Все сигнальные линии должны быть перевитыми с отдельными обратными (общими) проводами.
♦ Каждая пара должна иметь импеданс 62±6 Ом в частотном диапазоне 4-16 МГц.
♦ Уровень перекрестных помех между парами не должен превышать 10%.
♦ Кабель должен иметь экран (фольгу), покрывающий не менее 85% внешней поверхности. На концах кабеля экран должен быть окольцован и соединен с контактом разъема.
Кабели, удовлетворяющие этим требованиям, маркируются надписью «IEEE Std 1284–1994 Compliant». Они могут иметь длину до 10 метров, обозначения типов приведены в табл. 1.10.
Таблица 1.10. Типы кабелей IEEE 1284
| Тип | Расшифровка | Разъем 1 | Разъем 2 |
|---|---|---|---|
| AMAM | Type A Male — Type A Male | А (вилка) | А (вилка) |
| AMAF | Type A Male — Type A Female | А (вилка) | А (розетка) |
| AB | Type A Male — Туре В Plug — стандартный кабель к принтеру | А (вилка) | В |
| АС | Type A Male — Туре С Plug — новый кабель к принтеру | А (вилка) | С |
| BC | Туре В Plug — Type С Plug | В | С |
| CC | Туре С Plug — Type С Plug | С | С |
1.3.8. Развитие стандарта IEEE 1284
Ниже перечислены некоторые дополнения основного стандарта IEEE 1284.
♦
♦
♦
♦
1.4. Системная поддержка LPT-порта
Системная поддержка LPT-порта включает поиск установленных портов и сервисы печати (Int 17h, см. п. 8.3.3). В процессе начального тестирования POST BIOS проверяет наличие параллельных портов по адресам 3BCh, 378h и 278h и помещает базовые адреса обнаруженных портов в ячейки BIOS Data Area 0:0408h, 040Ah, 040Ch, 040Eh. Эти ячейки хранят адреса портов LPT1-LPT4, нулевое значение адреса является признаком отсутствия порта с данным номером. В ячейки 0:0478, 0479, 047А, 047В заносятся константы, задающие тайм-аут для этих портов.
BIOS Data Area. Базовые адреса портов могут быть впоследствии изменены программно. Адрес порта LPT4 система BIOS самостоятельно установить не может, поскольку в списке стандартных адресов поиска имеются только три вышеуказанных.
Обнаруженные порты Init#, после чего записывается значение 0Ch, соответствующее исходному состоянию сигналов интерфейса. В некоторых случаях сигнал Init# активен с момента аппаратного сброса до инициализации порта при загрузке ОС. Это можно заметить по поведению включенного принтера во время перезагрузки компьютера — у принтера надолго гаснет индикатор On-Line. Следствие этого явления — невозможность распечатки экранов (например, параметров BIOS Setup) по нажатию клавиши Print Screen до загрузки ОС.
1.5. Параллельный порт и PnP
Большинство современных периферийных устройств, подключаемых к LPT-порту, поддерживает стандарт 1284 и функции PnP. Для поддержки этих функций компьютером с аппаратной точки зрения достаточно иметь контроллер интерфейса, соответствующий стандарту 1284. Если подключаемое устройство поддерживает PnP, оно по протоколу согласования режимов 1284 способно «договориться» с портом, представляющим «интересы» компьютера, о возможных режимах обмена. Далее, для работы PnP подключенное устройство должно сообщить операционной системе все необходимые сведения о себе. Как минимум это идентификаторы производителя, модели и набор поддерживаемых команд. Более развернутая информация об устройстве может содержать идентификатор класса, подробное описание и идентификатор устройства, с которым обеспечивается совместимость. В соответствии с принятой информацией для поддержки данного устройства операционная система может предпринять действия по установке требуемого программного обеспечения.
Устройства с поддержкой PnP распознаются ОС на этапе ее загрузки, если, конечно же, они подключены к порту интерфейсным кабелем и у них включено питание. Если ОС Windows обнаруживает подключенное устройство PnP, отличающееся от того, что прописано в ее реестре для данного порта (или просто новое устройство), она пытается установить требуемые для устройства драйверы из дистрибутива ОС или из комплекта поставки нового устройства. Если Windows не желает замечать вновь подключенного устройства PnP, это может свидетельствовать о неисправности порта или кабеля. Система PnP не работает, если устройство подключается дешевым «не двунаправленным» кабелем, у которого отсутствует связь по линии SelectIn# (контакт 17 порта LPT и контакт 36 разъема Centronics).
1.6. Применение LPT-порта
Обычно LPT-порт используют для подключения принтера (см. п. 8.3.1), однако этим его применение не исчерпывается.
Таблица 1.11. Кабель связи PC-PC (4-битный)
| X1, разъем PC#1 | X2, разъем PC#2 | ||
|---|---|---|---|
| Бит | Контакт | Контакт | Бит |
| DR.0 | 2 | 15 | SR.3 |
| DR.1 | 3 | 13 | SR.4 |
| DR.2 | 4 | 12 | SR.5 |
| DR.3 | 5 | 10 | SR.6 |
| DR.4 | 6 | 11 | SR.7 |
| SR.6 | 10 | 5 | DR.3 |
| SR.7 | 11 | 6 | DR.4 |
| SR.5 | 12 | 4 | DR.2 |
| SR.4 | 13 | 3 | DR.1 |
| SR.3 | 15 | 2 | DR.0 |
| GND | 18-25 | 18-25 | GND |
Поделиться книгой: